Vinculum VNC1L-1A - первый из семейства Vinculum - устройств со встроенной интегральной схемой хост-контроллера* USB от FTDI. Он не только способен обрабатывать интерфейс хоста USB и функции передачи данных, но и благодаря встроенному MCU и интегрированной Flash-памяти, Vinculum также может инкапсулировать классы устройств USB. При подключении запоминающих устройств большой ёмкости, таких как USB flash-накопители, Vinculum также прозрачно работает и с файловой структурой FAT, взаимодействуя через UART, параллельный FIFO или SPI интерфейс при помощи простого набора команд. Vinculum представляет собой новое рентабельное решение для реализации хоста USB в изделиях, у которых нет необходимых аппаратных ресурсов.

VNC1L-1A выпускается в компактном 48-выводном корпусе LQFP без содержания свинца (согласно директиве RoHS).

* host controller - ведущий контроллер.

1. Характеристики

1.1. Аппаратные характеристики

- Устройство со встроенной интегральной схемой USB-хоста/ведомого в одной микросхеме;

- Полная обработка протокола USB микросхемой;

- 8/32-разрядное ядро V-MCU;

- Использование парных DMA-контроллеров для аппаратного ускорения;

- Встроенный умножитель тактовой частоты с 12 МГц до 48 МГц;

- Интегрированная схема сброса по включению питания с дополнительным входом RESET#;

- Встроенная Flash память программ объёмом 64 Кбайт;

- Внутреннее статическое ОЗУ данных объёмом 4 Кбайт;

- Набор стандартных прошивок, поставляемых FTDI;

- Программирование или обновление прошивки с помощью USB flash-накопителя или через интерфейс UART;

- Прошивку легко обновить в полевых условиях;

- Вход PROG# для управления перепрограммированием;

- Два независимых порта USB-хоста/ведомого, поддерживающих спецификацию USB 2.0 для низкоскоростного и полноскоростного режимов*, с интегрированными подтягивающими резисторами;

- Четыре полностью настраиваемые шины ввода/вывода данных и управления;

- Режим интерфейса UART для ввода/вывода данных, программирования и интерфейса диспетчера команд;

- Режим интерфейса FIFO с 8-разрядной двунаправленной шиной данных и простым 4-проводным управлением связью (handshake) для ввода/вывода данных и интерфейса диспетчера команд;

- Режим ведомого интерфейса SPI для ввода/вывода данных и интерфейса диспетчера команд;

- До 28 выводов интерфейса GPIO для ввода/вывода данных и интерфейса диспетчера команд;

- Взаимодействие с микропроцессором (MCU) / ПЛУ (PLD) / ПЛИС (FPGA)** через интерфейс UART, FIFO или SPI;

- Унаследованный интерфейс PS/2 для клавиатуры и мыши;

- Поддержка перехода в режим ожидания и пробуждения из него;

- Поддержка конфигураций устройства с питанием от шины, самостоятельным питанием от отдельного источника и сильноточным питанием от шины USB;

- Работа от питания 3.3 В при 5 В-совместимых выводах;

- Низкое потребление при работе (25 мА) и в режиме ожидания (2 мА);

- Полное соответствие спецификации USB 2.0 - совместимость с USB-устройством хоста и ведомого с полноскоростным (12 Мбит/с) и низкоскоростным (1.5 Мбит/с) режимами USB.

- Диапазон рабочих температур от 0 °С до 70 °С;

- Доступен в компактном, не содержащем свинца 48-выводном корпусе LQFP (согласно RoHS);

- Доступен полный диапазон оценочных комплектов.

* Low-speed - низкоскоростной, full-speed - полноскоростной.

** MCU - microprocessor control unit - микропроцессорное устройство управления; ПЛУ - программируемое логическое устройство (PLD - programmable logic device); ПЛИС - программируемая логическая интегральная схема (FPGA - field programmable gate array - программируемая пользователем вентильная матрица).

1.2. Стандартные прошивки

VDIF - сопряжение ведомого USB-устройства и USB flash-накопителя с выбираемым в качестве порта диспетчера команд интерфейсом UART / FIFO / SPI, либо ведомым устройством USB;

VDAP - сопряжение ведомого USB-устройства FTDI и USB flash-накопителя с выбираемым в качестве порта диспетчера команд интерфейсом UART / FIFO / SPI;

VDFC - сопряжение USB flash-накопителя и USB flash-накопителя с интерфейсом GPIO в качестве порта диспетчера команд;

VMSC - сопряжение ведомого USB-устройства FTDI и USB flash-накопителя с выбираемым в качестве порта диспетчера команд интерфейсом UART / FIFO / SPI и с дополнительными командами воспроизведения звукозаписей.

1.3. Типичные применения

- Возможность добавления USB-хоста во встраиваемые изделия;

- Сопряжение USB flash-накопителя с MCU / PLD / FPGA;

- Интерфейс для передачи данных с одного USB flash-накопителя на другой USB flash-накопитель;

- Сопряжение цифровой камеры с USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение КПК c USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение MP3-плеера с USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение USB MP3-плеера с USB MP3-плеером;

- Сопряжение мобильного телефона с USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение устройства GPS с мобильным телефоном;

- Оснащение изделия интерфейсом с USB flash-накопителем или другим ведомым USB-устройством;

- Регистратор данных с интерфейсом для USB flash-накопителя или другого ведомого USB-устройства;

- Телевизионная приставка (Set Top Box) - интерфейс с устройством USB;

2. Блок-схема

2.1. Упрощённая блок-схема

Рис. 1. Упрощённая блок-схема*

* Обозначения на схеме: INT - маскируемое прерывание, NMI - немаскируемое прерывание

2.2. Описание функциональных блоков

Приёмопередатчики 1 и 2 USB-хоста/ведомого - два USB-приёмопередатчика обеспечивают физический интерфейс с USB 1.1 либо полноскоростным USB 2.0 хостом или ведомым USB-устройством. Их выходные драйверы обеспечивают передачу сигналов с управлением скоростью нарастания входного напряжения до уровня 3.3 В, в то время как дифференциальный приёмник и два односторонних приёмника обеспечивают приём данных с шины USB. Оба приёмопередатчика имеют внутренние подтягивающие резисторы.

Блоки последовательного интерфейса (Serial Interface Engine - SIE) хоста / ведомого USB - обрабатывают преобразование физического уровня USB из параллельного в последовательный и наоборот, включая битстаффинг и дестаффинг (битовое наполнение и удаление наполняющего бита), генерацию и проверку CRC, генерацию кадра USB и проверку ошибок.

Генератор тактовой частоты 12 МГц - генерирует от внешнего кварцевого резонатора номиналом 12 МГц входную опорную частоту для PLL (Phased-Locked Loop - схема фазовой автоподстройки частоты) умножителя тактового генератора.

PLL умножителя тактового генератора - получает на входе от ячейки генератора 12 МГц и генерирует опорные тактовые сигналы с частотами 24 МГц и 48 МГц, которые используются блоками USB SIE, ядром MCU, системным таймером и блоком предделителя UART.

Логика программирования и тестирования - этот блок отвечает за перепрограммирование встроенной Flash-памяти. Когда вывод PROG# притянут к низкому уровню и устройство находится в состоянии сброса, встроенная Flash память игнорируется внутренним аппаратным загрузчиком (BootStrap Loader ROM), которое содержит код, позволяющий перепрограммировать память Flash с помощью команд, передаваемых через UART. FTDI предлагает программную утилиту, которая позволяет перепрограммировать VNC1L с помощью этого метода. Вывод TEST используется изготовителем для тестирования различных внутренних блоков, и в обычных условиях должен быть притянут к земле (GND).

Контроллеры DMA 1 и 2 - пара DMA-контроллеров в VNC1L значительно увеличивают производительность, позволяя контроллерам USB SIE, UART, FIFO и SPI передавать данные между собой через SRAM данных с минимальной нагрузкой на MCU.

SRAM данных - этот блок размером 4К x 8 бит действует как память данных (или переменных) для MCU Vinculum, хотя он может быть также доступен для MCU через парные DMA-контроллеры.

Математический сопроцессор (Numeric CoProcessor - NPU) - большинство операций MCU Vinculum 8-разрядные, однако имеется несколько подпрограмм, таких как обработка таблиц FAT диска, которые используют 32-разрядную арифметику. Чтобы ускорить эти операции, у MCU есть специально предназначенный для этого блок 32-разрядного сопроцессора.

Предделитель UART - этот блок обеспечивает синхронизацию приёма/передачи для блока UART. Варьируя значения предделителя, можно задать скорость передачи UART в диапазоне от 300 бод до 1 Мбод.

Системный таймер - обеспечивает регулярное прерывание для MCU Vinculum, как правило, с интервалами в 1 мс. Оно используется MCU для обеспечения тайм-аутов и других функций синхронизации.

Ядро MCU Vinculum - "сердце" VNC1L - это ядро VMCU, основанное на 8-разрядной архитектуре встроенного MCU (EMCU), запатентованной FTDI. VMCU имеет гарвардскую архитектуру, то есть разделённое пространство кода и данных, и поддерживает 64 Кбайт программного кода, 64 КБайт (разделённого на страницы) пространства данных и 256 байт пространства ввода/вывода. Оно использует технологию "улучшенного CISC" - в большинстве случаев команды VMCU заменили бы несколько строк кода в традиционных CISC или RISC процессорах, достигая производительности, подобную RISC, в CISC-архитектуре, с преимуществом над обоими в отличном уменьшении программного кода.

E-Flash ПЗУ программ - VNC1L имеет 64 Кбайта встроенной Flash-памяти (E-Flash). Для программирования встроенной E-Flash не нужно никаких специальных напряжений программирования, поскольку они обеспечиваются внутри самого кристалла. Основные способы программирования E-Flash (оба под управлением MCU) ? через UART, подтягивая вывод PROG# к низкому уровню и сбрасывая устройство, либо с помощью USB flash-накопителя.

ПЗУ программы начальной загрузки - это небольшой блок аппаратно записанного ПЗУ (512 X 8 битов), которое игнорирует основную память E-Flash, когда вывод PROG# притянут к низкому уровню. Это обеспечивает средства программирования всей памяти E-Flash через интерфейс UART.

Логика UART и FIFO - они обеспечивают дополнительный последовательный и параллельный интерфейсы с VNC1L, эквивалентные интерфейсам на изделиях с преобразователями UART/FIFO в USB (FT232 и FT245 от FTDI).

Блоки GPIO - выводы универсального интерфейса ввода/вывода. См. таблицы, приведённые ниже, чтобы определить, которые из них доступны для каждой отдельной конфигурации.

3. Расположение и назначение выводов устройства

3.1 Расположение выводов для 48-выводного LQFP

Рис. 2. Расположение выводов для 48-выводного LQFP

Рис. 3. Назначение выводов Vinculum VNC1L-1A

Таблица 1. Описание выводов Vinculum VNC1L-1A

* Эти выводы притянуты к VCC через внутренний резистор номиналом 200 КОм.

** Порты PS/2 доступны, если включен интерфейс UART, FIFO или SPI

3.2. Описание сигналов интерфейса UART

Таблица 2. Выводы шины данных и управления для режима интерфейса UART

3.3. Описание выводов и временные диаграммы параллельного FIFO-интерфейса

Таблица 3. Выводы шины данных и управления для режима параллельного FIFO-интерфейса

Рис. 4. Цикл чтения FIFO

Таблица 4. Временные интервалы цикла чтения FIFO

* При нагрузке 30 пФ

Рис. 5. Цикл записи FIFO

Таблица 5. Временные интервалы цикла записи FIFO

3.4. Описание сигналов и временные диаграммы интерфейса SPI

Таблица 6. Выводы шины данных и управления для режима интерфейса SPI

Рис. 6. Цикл чтения данных ведомого SPI

После Старта на выводе CS должен удерживаться высокий уровень в течение всего цикла чтения, и должен установиться низкий уровень хотя бы на время одного тактового периода после того, как чтение завершено. Первый бит на входе данных SPI (SDI) - бит R/W - выдача "1" в этот момент разрешает чтение данных из микросхемы. Следующий бит - бит адреса, ADD, который используется для указания, откуда будет осуществляться чтение - их регистра данных (ADD = 0) или из регистра состояния (ADD = 1). В течение цикла чтения SPI байт данных начнёт побитно выдвигаться на линию SDO на следующем тактовом цикле после адресного бита, начиная со старшего бита. После того как данные выдвинуты из микросхемы, необходимо проверить состояние SDO, чтобы убедиться, что читаемые данные - новые. Здесь уровень "0" на SDO означает, что читаемые данные - новые. "1" означает, что читаемые данные - старые, и нужно повторить цикл чтения, чтобы получить новые данные. Помните, что на выводе CS должен удерживаться низкий уровень хотя бы в течение одного тактового периода, перед тем как снова установиться в высокий уровень для выполнения следующего цикла чтения или записи.

Рис. 7. Цикл записи данных ведомого SPI

После старта на выводе CS должен удерживаться высокий уровень в течение всего цикла записи, и затем должен установиться низкий уровень хотя бы на один тактовый период после того, как запись завершена. Первый бит на линии SDI - это бит R/W - передача здесь "0" позволяет запись данных в микросхему. Следующий бит - это бит адреса (ADD), который используется для указания, куда записываются данные - в регистр данных ("0") или в регистр состояния ("1"). В течение цикла записи SPI байт данных можно выдавать на SDI на следующем тактовом цикле после бита адреса, начиная со старшего бита. После того как данные были побитно выдвинуты в микросхему, необходимо проверить состояние SDO, чтобы убедиться, что переданные данные приняты. Уровень "0" на SDO означает, что записываемые данные приняты. Уровень "1" указывает, что внутренний буфер полон, и запись необходимо повторить. Помните, что вывод CS должен оставаться в состоянии низкого уровня хотя бы в течение одного тактового периода перед тем, как перейти в высокое состояние снова для выполнения следующего цикла чтения или записи.

Рис. 8. Временные диаграммы данных ведомого SPI

Таблица 7. Временные интервалы данных ведомого SPI

Таблица 8. Регистр состояния (ADD = "1")

3.5. Интерфейс PS/2 для клавиатуры и мыши

Таблица 9. Выводы шины данных и управления для режима интерфейса клавиатуры и мыши PS/2

4. Параметры корпуса

4.1. Размеры корпуса LQFP-48

В стандартном варианте VNC1L поставляется в 48-выводном корпусе LQFP.

Рис. 9. Размеры корпуса LQFP-48

VNC1L поставляется в совместимом с RoHS 48-выводном корпусе LQFP. Корпус не содержит свинца (Pb-free) и использует "экологически чистый" состав. Корпус полностью совместим с директивой Европейского Союза 2002/95/EC.

Размер тела корпуса 7.00 x 7.00 мм (9.00 x 9.00 мм вместе с выводами). Выводы располагаются с шагом 0.5 мм. Сборочный чертёж, приведённый выше, показывает корпус LQFP-48 - все размеры даны в миллиметрах.

Формат кода даты имеет вид YYWW, где WW - две цифры номера недели, YY - две цифры номера года.

В качестве альтернативы также доступен безвыводный корпус QFN размером 6 x 6 мм для проектов, где критичны размеры печатной платы (по вопросам поставок свяжитесь с FTDI).

4.2. Температурный режим пайки

VNC1L поставляется в не содержащем свинца 48-выводном корпусе LQFP. Рекомендуемый температурный режим пайки показан ниже.

Рис. 10. Температурный режим пайки для Vinculum VNC1L-1A

Рекомендуемые значения для температурного режима пайки даны в Таблице 10. Ниже приведены значения и для процесса пайки полностью без содержания свинца (т.е. VNC1L используется с припоем без содержания свинца), и для процесса пайки с содержанием свинца (т.е. VNC1L используется с припоем с содержанием свинца).

Таблица 10. Значения параметров температурного режима пайки

5. Характеристики и паспортные данные устройства

5.1. Абсолютные максимальные значения (паспортные данные)

Ниже приведены абсолютные максимальные значения для устройств VNC1L. Они согласованы с системой абсолютных максимальных значений (IEC 60134). Выход за пределы этих значений может повлечь неустранимое повреждение устройства.

Таблица 11. Абсолютные максимальные значения

*Если устройства хранятся без заводской упаковки дольше этого времени, перед использованием их необходимо прогреть. Устройство необходимо постепенно разогреть до температуры 125 °C и прогревать до 17 часов.

5.2. Статические характеристики

Здесь приведены статические характеристики для температуры окружающей среды от 0 °C до +70 °C.

Таблица 12. Рабочие напряжение и ток

Таблица 13. Характеристики выводов входа/выхода UART и CBUS

Таблица 14. Характеристики выводов RESET# и PROG#

Таблица 15. Характеристики выводов входа/выхода USB (USBDP, USBDM)

***Полное сопротивление выхода драйвера включает внешние последовательные резисторы USB на выводах USBDP и USBDM.

Таблица 16. Характеристики выводов XTIN, XTOUT

6. Конфигурации устройства

6.1. Пример схемы с VNC1L (MCU - интерфейс UART)

© PIClist-RUS (piclist.ru), 2007 г.